-
>
全国计算机等级考试最新真考题库模拟考场及详解·二级MSOffice高级应用
-
>
决战行测5000题(言语理解与表达)
-
>
软件性能测试.分析与调优实践之路
-
>
第一行代码Android
-
>
C Primer Plus 第6版 中文版
-
>
深度学习
-
>
MATLAB计算机视觉与深度学习实战-赠在线交流卡和本书源码
FPGA深度解析 版权信息
- ISBN:9787512417595
- 条形码:9787512417595 ; 978-7-5124-1759-5
- 装帧:一般胶版纸
- 册数:暂无
- 重量:暂无
- 所属分类:>
FPGA深度解析 本书特色
《fpga深度解析》是一本fpga开发经验总结式的书籍,以实例讲解的方式详细介绍了fpga的概念、使用场景及开发流程,对fpga的芯片架构做了详细说明;同时,对fpga的开发流程,包括可综合rtl代码的编写及验证、工具的综合及布局布线、静态时序分析等概念做了详细分析。在此基础上,还详细介绍了fpga常用处理模块的设计,对重要的基础性设计模块,例如异步fifo、高速serdes接口以及高速lvds的接收、抽取滤波器的设计等也进行了深入讲解。 《fpga深度解析》的内容全面、实用,讲解通俗易懂,适合没有形成fpga设计思想概念但是有一定fpga开发基础的设计人员或者是对fpga设计感兴趣的读者参考。
FPGA深度解析 内容简介
《FPGA深度解析》是一本FPGA开发经验总结式的书籍,以实例讲解的方式详细介绍了FPGA的概念、使用场景及开发流程,对FPGA的芯片架构做了详细说明;同时,对FPGA的开发流程,包括可综合RTL代码的编写及验证、工具的综合及布局布线、静态时序分析等概念做了详细分析。在此基础上,还详细介绍了FPGA常用处理模块的设计,对重要的基础性设计模块,例如异步FIFO、高速SerDes接口以及高速LVDS的接收、抽取滤波器的设计等也进行了深入讲解。 《FPGA深度解析》的内容全面、实用,讲解通俗易懂,适合没有形成FPGA设计思想概念但是有一定FPGA开发基础的设计人员或者是对FPGA设计感兴趣的读者参考。
FPGA深度解析 目录
第1章 fpga简介
1.1什么是fpga
1.1.1fpga简述
1.1.2fpga与mcu芯片的区别
1.2fpga的应用场景
1.3fpga现状
1.4开发fpga需要的hdl语言
1.5fpga设计流程
1.6一个使用fpga的经典实例
小结
第2章 fpga结构与片上资源
2.1fpga主要厂商
2.2fpga的结构
2.3基于lut的设计方法
2.4le与lab
2.5全局网络
2.6可配置i/o
2.7内部存储资源
2.8实例:fpga是如何实现用户设计的
2.9其他资源
小结
第3章 可综合设计与仿真验证
3.1rtl
3.2可综合设计
3.2.1整体结构
3.2.2变量类型、时序逻辑与组合逻辑
3.2.3运算符和条件语句
3.2.4例化
3.2.5parameter与define
3.3仿真验证
3.3.1一个*简单的testbench验证平台实例
3.3.2带有比对功能和参考模型的验证模型
3.4与verilog仿真器有关的一点知识
小结
第4章 综合、布局与布线
4.1工作流程
4.2综合以及优化
4.2.1综合优化的概念
4.2.2rtl代码综合优化思想
4.3布局与布线
小结
第5章 静态时序分析
5.1什么叫做静态时序分析
5.2时序分析模型
5.2.1时序分析*基础模型
5.2.2芯片外部输入/输出时序分析模型
5.3时序分析中的各项参数
5.3.1概述
5.3.2时序分析公式的推导
5.4时序约束文件的编写
5.5实例:基于timequest的时序约束和分析
5.5.1timequest使用简介
5.5.2如何阅读时序报告
小结
第6章 功耗控制
6.1cmos门电路简介
6.2fpga功耗的构成
6.3时钟网络及其功耗
6.4门控时钟
6.5划分时钟区域
6.6ram的时钟使能
6.7使用双沿触发器
6.8cmos导通电流
6.9减少供电电压
6.10改变i/o的终端方式
6.11实例:fpga低功耗设计
小结
第7章 跨时钟域传输
7.1实例:跨时钟域处理
7.2跨时钟域的亚稳态现象
7.3亚稳态的多径传输
7.4两级触发器同步器
7.5多径与多级寄存器同步链
7.6组合逻辑信号的同步化
7.7快时钟域信号的同步化
7.8多位信号的跨时钟域处理
7.9实际设计中规划跨时钟方案的重要性
小结
第8章 复位电路
8.1复位的用途
8.2无复位电路
8.3异步复位
8.4实例:异步复位测试
8.5同步复位
8.6异步复位与同步撤离
8.7复位网络
8.8多时钟域复位方案
小结
第9章 异步fifo原理及使用
9.1实例:异步fifo的应用
9.2同步fifo与异步fifo
9.3异步fifo设计思想
9.4异步fifo设计中的关键技术
9.4.1异步fifo读/写地址采样
9.4.2fifo的深度
9.5异步fifo逻辑实现代码
9.5.1信号定义
9.5.2rtl代码
9.6异步fifo的读/写时钟差别对格雷码的影响
9.7fifo的应用注意事项
小结
第10章 高效sdram控制器的设计
10.1sdram简介
10.1.1sdram特点及其编址方式
10.1.2sdram原理
10.2sdram时序及操作特性
10.3实例:高效sdram控制器设计
10.3.1sdram控制器的设计思想
10.3.2sdram控制器内部模块设计
10.3.3sdram控制器与sdram之间的芯片接口时序问题
小结
第11章 高速serdes接口设计
11.1高速serdes接口的原理及其系统组成
11.1.1serdes概述
11.1.2cyclone iv gx高速收发器系统框架
11.1.3高速收发器时钟架构
11.2高速serdes接口的电气特性
11.3动态可重配ip
11.4实例:高速serdes接口逻辑设计
11.4.1设计需求
11.4.2设计具体实现
小结
第12章 常用数字信号处理的fpga实现
12.1模拟信号与数字信号
12.2数字信号的定点表示方式
12.2.1有符号和无符号的表示方法
12.2.2定点化运算法则
12.3实例:fft处理器在fpga上的实现
12.3.1fft基本原理
12.3.2fft的信号流图
12.4fft在fpga中的实现
12.4.1fft的定点化
12.4.2fft的实现细节
12.5实例:多速率抽取/插值滤波器在fpga上的实现
12.5.1多速率抽取滤波器的优化电路
12.5.2多速率抽取滤波器的实现
小结
第13章 高速lvds信号的接收
13.1什么是lvds信号
13.2实例:使用fpga接收lvds信号
13.3采用input delay约束保证源同步接收的正确性
13.3.1源同步输入时序分析
13.3.2使用input delay约束实现时序收敛
13.4使用iserdes及调整采样时钟方式来接收高速lvds信号
13.4.1使用iserdes和idelay部件来接收高速lvds信号的电路
13.4.2具体实现结构
小结
第14章 布局布线失败怎么办
14.1布局布线失败
14.2找到设计的hot spot
14.3解决布线拥塞问题
小结
参考文献
FPGA深度解析 作者简介
樊继明 [网名jimfan],长期从事数字逻辑设计,有丰富的实践经验,曾经从事过通讯设备ASIC设计以及FPGA原型机开发工作、超声诊断系统设计等工作。 陆锦宏,曾就职于中兴通讯微电子研究院,从事过通讯设备算法的ASIC实现、原型机的开发以及广播监视器领域FPGA设计的总体框架以及算法实现等工作。
- >
名家带你读鲁迅:朝花夕拾
名家带你读鲁迅:朝花夕拾
¥10.5¥21.0 - >
月亮与六便士
月亮与六便士
¥13.4¥42.0 - >
【精装绘本】画给孩子的中国神话
【精装绘本】画给孩子的中国神话
¥17.6¥55.0 - >
自卑与超越
自卑与超越
¥13.5¥39.8 - >
伊索寓言-世界文学名著典藏-全译本
伊索寓言-世界文学名著典藏-全译本
¥6.1¥19.0 - >
姑妈的宝刀
姑妈的宝刀
¥11.4¥30.0 - >
伯纳黛特,你要去哪(2021新版)
伯纳黛特,你要去哪(2021新版)
¥20.4¥49.8 - >
二体千字文
二体千字文
¥16.0¥40.0
-
2022图书×抽奖盲袋
¥9.9¥25 -
2023读书月阅读盲盒——天黑,闭眼,刀谁?
¥42.3¥158 -
2022读者节纪念徽章-三星会员专属
¥45¥45.6 -
2023读书月阅读盲盒——我什么场面没见过?
¥42.3¥158 -
2023读书月阅读盲盒——去码头整点什么薯条?
¥42.3¥158